我们应该怎样评估FPGA的资源（2）

pulbieup

作者：ohyes
$ U7 D/ I& s+ T/ u
FPGA开发两年，就自己的经验答下：
! ]& q6 R- D5 X# Y
  B8 U% Z6 L5 c' J1.FF和LUT的数目：
$ ?9 w% t. |3 ?4 c9 @& E% }+ g
这个在写出具体代码之前基本没法估算，可能大牛能估出一个数量级来。我们目前的做法是系统 架构划分好后可以复用的模块根据以前设计中的资源消耗数来估，新的模块写完代码后估。
7 b/ ~- p+ N4 f& O0 {
2.RAM：
2 A' e! B- j+ P. f  V
9 E% U( C+ q- o  J0 y8 o' q这块在实现架构定好后，基本能准确地估出来，各个模块需要用到几个FIFO，几个RAM，最终整个系统的RAM数量可以确定。前提是所有功能的实现方式设计好。
. {# P/ |+ g( _  x6 x8 l4 ]' h
3.乘法器：

这个与上面RAM的估法一致。
9 C& \: p, t1 @- n! b) t+ n  {
' x( F1 C- ~2 ~' t6 t4.锁相环，时钟分配器，时钟资源：
: d& L4 s( x% I% `- R
这部分我认为都和时钟相关，这部分在系统设计架构完成后，根据各个模块的时钟频率来确定。

5.全局资源
( ~! H. p: P8 c- {8 R" j
  q$ F. L. ?- `* W' L  C这部分不是很明白什么意思，是说可以上全局网络的个数？
; B; p# v2 E5 R  k0 u8 ]) F3 ~管脚数目这部分其实是和需求强相关的，基本上需求确定好，实现方式确定好，这部分也不是问题。
4 x% a" X* L# g9 X, b, q1 |+ C
8 b! H, z' R7 g# s8 b6 C, d7.特殊IO
. P- E! z- D2 B" f- ~5 K
  P0 {4 ~7 M, ^; {这部分的估算有时候和硬件接口相关，有时候和实现方式相关。举例来说，LVDS的数目通常由对接的硬件器件确定，而DDR部分需要根据系统实现方式来确定，确定DDR的带宽，频率，接口的位宽等，这样对DDR IP CORE的需求也就出来了。



2 K3 j  B* D# ~5 x
% \% B3 V& t8 s8 N' F

! V5 r' w5 @6 b6 g
* P( ?) k* S% A/ i/ f
& N* L% N" p" n+ J6 u  Y
# |+ |7 Z( r; D* f: e$ ^0 Y4 c

fanichicl

应该怎样评估FPGA的资源