反熔丝FPGA在密码芯片设计中的运用

A-Lin

反熔丝FPGA在密码芯片设计中的运用

3 ^, r) M8 \! H9 p( K. }

【摘　要】详细介绍了反熔丝FPGA在提高密码芯片速度和对密码算法进行保护方面的应用,并给出了密码算法芯片中部分模块的实现方法。
. A, f2 B+ z, C【关键词】密码算法　　反熔丝FPGA　　密码芯片
3 ]) t% G, h0 Q$ r! o
     引言
; M% a* Y3 `9 p" G
     随着计算机和通信的发展,信息传输过程中信息安全的重要性越来越受到人们的重视。在信息传输过程中,人们普遍采用将待传输的信息加密进行传输,然后在收端进行解密还原信息。对信息的加解密通常采用两种方法:软件加解密和硬件加解密。软件加解密实现简单,但须对密码算法进行多重保护存放且加解密速度较慢,而硬件加解密可加快加解密运行速度。在当今信息网络化的环境下,对加密的速度要求将越来越高,如:在ATM、帧中继、ISDN PRI等领域的加密, 将会有数兆或数十兆以上的速度要求,所以硬件加密将是今后首选的加密手段。目前运用的硬件加解密,大都采用SRAM型的FPGA实现,必须外挂一EEProm存储加载FPGA 的数据,这就为信息安全带来了巨大隐患,特别是在运用于军事、政府等部门的保密通信产品中。要求重要信息不得以明文的形式出现。另外,SRAM型FPGA速度较慢,延迟时间不定,也大大限制了它们在一些特殊场合下的运用。
$ J1 c( @$ B" K; m

游客，如果您要查看本帖隐藏内容请回复

wu68aq

研究一下，谢谢楼主分享