该用户从未签到
您需要 登录 才可以下载或查看，没有帐号？注册
在进行FPGA设计的过程中，经常会在编译程序时发现有一些warning提示生成了一些latch,而且一般FPGA的设计规则也不建议有latch生成。那么，latch究竟是什么东西呢？如果在FPGA设计中不允许latch中现，又如何避免呢？
Latch,中文译成锁存器，是一种对脉冲电平敏感的存储单元电路，它们可以在特定输入脉冲电平作用下改变状态。锁存，就是把信号暂存以维持某种电平状态。锁存器的最主要作用是缓存，其次完成高速的控制其与慢速的外设的不同步问题，再其次是解决驱动的问题，最后是解决一个 I/O 口既能输出也能输入的问题。虽然定义复杂，简单来说，锁存器的结构模型如下图所示：
下载资料威望不够？点击查看获取威望的N种方法>>
举报
本版积分规则 发表回复 回帖后跳转到最后一页
查看 »
关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )
GMT+8, 2025-8-18 17:45 , Processed in 0.125000 second(s), 26 queries , Gzip On.
深圳市墨知创新科技有限公司
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050
/1 
发表于 2019-7-23 16:26
收藏
淘帖
支持！
反对！