关于xilinx spartan6 mcb核疑问请教大神

sunygd

请教大神，
+ w3 z/ Y; u+ T/ p/ g
! f% G1 i3 S, ~$ Q- \  p* LDDR3配置中有一个配制叫做c_p0_mask_size 可以配置为4 8 16，大致解释为可用ddr3数据位数，这个参数是否必须和c_p0_data_port_size的32 64 128对应死？数据位32必须对应mask size  4  64对应8？（假设硬件内存是16位的），我现在认为是一一对应死的，如果配置为port_size 64,那么16位数据线岂不是只能用8位？这样很浪费？非常感谢！

Zedd

路过帮顶