FPGA_CPLD选型与设计优化

A-Lin

FPGA_cpld选型与设计优化

. n2 [5 Z' _3 N$ M0 N
! w  |* d2 G* ]: T( i
7 w" T) g  v& G* H% {, j, V对FPGA/CPLD器件的结构与性能进行分析与对比,阐述了电子系统设计中FPGA/CPLD使用基本规则,根据实际的设计目标、结构特性、有效的基准数据、基准化测试进行选型。在系统速度、资源利用率、可靠性等方面结合项目设计对系统工作性能进行优化,给出了FPGA/CPLD的设计开发流程和资源共享、逻辑优化、串行化、流水线设计,关键路径、寄存器配平、竞争冒险、适配优化等具体实现的优化方法。

游客，如果您要查看本帖隐藏内容请回复

夏天的向日葵

FPGA_CPLD选型与设计优化

Kerry_Gao

学习了

hjzelec

CPLD选型

sleeper2008

goodnice,非常好！
6 j1 X7 l& K! O: B

Quiescent_521

1看封装

夜凉笙歌

aaaaaaaaaaaaaaaaa