多种方式降低FPGA设计的功耗

pulbieup · 发表于 2019-7-22 17:27

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由 pulbieup 于 2019-7-22 18:20 编辑

多中方式降低FPGA设计的功耗

为了更好地理解本文所要讨论的设计技巧如何能节省功耗，让我们先对功耗做一个简要介绍。

功耗包含两部分：动态功耗与静态功耗。动态功耗是指对器件中的容性负载进行充放电所需的功耗。它很大程度上取决于频率、电压和负载。这三个变量中的每一个都能由你以某种形式进行控制。

8 b) y) I- q( K3 j' v0 S! |

游客，如果您要查看本帖隐藏内容请回复

gaoxings · 发表于 2019-7-22 18:19

看看

雷北城 · 发表于 2022-4-23 14:42

多种方式降低FPGA设计的功耗

瞪郜望源_21 · 发表于 2022-4-23 15:20

不错不错，很是专业和深度，内容全面丰富，值得好好琢磨一下

帐号		自动登录	找回密码
密码			注册

推荐内容 /1