基于多FPGA的NoC多核处理器验证平台设计

Allevi

基于多FPGA的NoC多核处理器验证平台设计

: s/ O2 ?( b& Z3 j+ R5 q


1 i) ~4 N, O4 Y- i7 [- ?
3 i  P/ Y& B+ B8 t, M为了能够灵活地验证和实现自主设计的基于NoC的多核处理器,缩短NoC多核处理器的设计周期,提出了设计集成4片Virtex-6-550TFPGA的NoC多核处理器原型芯片设计/验证平台。分析和评估了NoC多核处理器的规模以及对FPGA硬件资源的需求,在此基础上给出了集成4片FPGA的开发板详细设计方案,并对各主要模块如互联架构、电源、板级时钟分布、接口技术、存储资源等关键设计要点进行阐述。描述了开发板各个主要模块的测试过程和结果,表明了该设计的可行性。
+ l+ O: M; }6 O# d

游客，如果您要查看本帖隐藏内容请回复

kinidrily

谢谢分享

fanichicl

看看多FPGA的NoC多核处理器验证平台设计

雷北城

基于多FPGA的NoC多核处理器验证平台设计