本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › xilinx的 fifo
返回列表 发新帖
查看: 293|回复: 1
打印 上一主题 下一主题

xilinx的 fifo

[复制链接]
Mhza

该用户从未签到
跳转到指定楼层
1#
发表于 2019-7-22 10:55 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
请教大神，0 X* X- j: `' n* w7 ^% O# D
使用深度为10宽度为16的fifo，当写一个数时：we由低变高起，第二个时钟上升沿时，empty信号由高变低，第十个上升沿时，full信号由低变高；当读一个数时：re由低变高，第二个时钟上升沿时，开始输出数据，第十个上升沿时，empty信号由低变高。4 k; I; I$ i* r3 _- }! Y
     将深度改为5，上面的时序关系并没有改变。! u7 r4 q7 N. U; C8 _$ k
感谢！

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
Ferrya
  • TA的每日心情
    开心
    2019-11-20 15:00

    • 签到天数: 2 天

    [LV.1]初来乍到
    2#
    发表于 2019-7-22 17:59 | 只看该作者
    看看代码对不

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    返回列表 发新帖
    高级模式
    B Color Image Link Quote Code Smilies
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-8-12 09:29 , Processed in 0.109375 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表