EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 ulppknot 于 2019-7-23 16:16 编辑
( J$ {' M! U+ o! j5 H- n8 A5 T6 u6 l: J0 ~
对于需要在PCB板上使用大规模FPGA器件的设计人员来说，I/O引脚分配是必须面对的众多挑战之一。 由于众多原因，许多设计人员发表为大型FPGA器件和高级BGA封装确定I/O引脚配置或布局方案越来越困难。 但是组合运用多种智能I/O规划工具，能够使引脚分配过程变得更轻松。- b8 _/ u$ a& h: F5 q' G7 K
. x4 U& o& m% g5 @* C在PCB上定义FPGA器件的I/O引脚布局是一项艰巨的设计挑战，即可能帮助设计快速完成，也有可能造成设计失败。 在此过程中必须平衡FPGA 和 PCB两方面的要求，同时还要并行完成两者的设计。 如果仅仅针对PCB或FPGA进行引脚布局优化，那么可能在另一方面引起设计问题。
5 @# S7 D6 j5 b7 R, q+ ? p! ]
9 L. k: }1 `: [$ G' z2 v) t$ |为了解引脚分配所引起的后果，需要以可视化形式显示出PCB布局和FPGA物理器件引脚，以及内部FPGA I/O点和相关资源。 不幸的是，到今天为止还没有单个工具或方法能够同时满足所有这些协同设计需求。1 q1 I$ T2 H5 L X( m+ X
7 P4 e, O' B& n( M
然而，可以结合不同的技术和策略来优化引脚规划流程并积极采用Xilinx PinAhead技术等新协同设计工具来发展出一套有效的引脚分配和布局方法。 赛灵思公司在ISE软件设计套件10.1版中包含了PinAhead。
/ U: R: V+ \# `
& m: w) N5 W4 J- f6 x+ {8 E: z8 t
| 
/1 
发表于 2019-7-21 09:00
收藏
淘帖
支持！
反对！