FPGA的静态时序分析（ STA）（下）

uperrua · 发表于 2019-7-19 16:04

您需要登录才可以下载或查看，没有帐号？注册

x

1.1 概述

　　在快速系统中FPGA时序约束不止包含内部时钟约束，还应包含完整的IO时序约束和时序例外约束才干实现PCB板级的时序收敛。因此。FPGA时序约束中IO口时序约束也是一个重点。

游客，如果您要查看本帖隐藏内容请回复

Liberallh21 · 发表于 2019-7-19 20:28

学习学习

hawley · 发表于 2019-7-21 23:16

xxxx

帐号		自动登录	找回密码
密码			注册

推荐内容 /1