|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
W9425G6JH-5小知识. A# y+ v& c# |0 `+ i) G
/ n! g" s& K6 `; x1.一般说明
0 [ E& [6 M. v @4 Y) ]6 }6 M6 A( p W9425G6JH-5是CMOS双倍数据速率同步动态随机存取存储器（DDR SDRAM），组织为4,194,304字×4个存储区×16位.W9425G6JH提供高达每秒500M字的数据带宽（-4）。为了完全符合个人计算机工业标准，W9425G6JH分为以下速度等级：-4，-5，-5l和-5A。 -4级部件符合DDR500 / CL3和CL4规范。 -5 / -5l / -5A级零件符合DDR400 / CL3规格（-5升工业级，-5A汽车级，保证支持-40℃~85℃）。9 B, V2 E* T7 s4 x! K7 B1 }4 K
所有输入都参考CLK的上升沿（DQ，DM和CKE除外）。差分时钟的定时参考点是CLK和CLK信号在转换期间交叉的时间。写入和读取数据与DQS（数据选通）的两个边沿同步。3 ]1 A' z% P. y/ V
通过具有可编程模式寄存器， W9425G6JH-5系统可以改变突发长度，延迟周期，交错或顺序突发，以最大化其性能.W9425G6JH-5是高性能应用中主存储器的理想选择。3 O6 F) l7 D7 m
, H& `( G E. \6 s% W& \6 J2.特点
% L+ T/ L2 _5 e2 Z8 |1 y·DDR400 2.5V±0.2V电源& z ]4 `& |, Y! u4 Z3 E2 ~! L6 y
·W9425G6JH-5的2.4V-2.7V电源
% J, T+ P5 j9 C0 X; ?·高达250MHz的时钟频率
, J2 o, I6 J, i4 ^! v/ l+ p; f·双倍数据速率架构;;每个时钟周期两次数据传输
# \" {2 J2 ^* S2 _·差分时钟输入（CLK和CLK）& c& c5 U( H! C- Y# T
·DQS与Read数据边缘对齐;与Write的数据居中对齐: I0 Q: N- m; t4 I
·CAS延迟：2,2.5,3和4
* e4 _9 G* A' i9 z- R" C# [·突发长度：2,4和8
7 ]- g7 T! L2 ~4 b·自动刷新和自刷新4 S- g1 A' z3 [* Z' g! b
·预充电断电和有源断电
+ c. Y5 w' n U( N- M% n' j·写入数据掩码·写入延迟= 1# S, e1 s1 I2 l/ t3 q9 S2 z7 P, r
·7.8uS刷新间隔（8K / 64 mS刷新）
2 r* _) K @( E4 l·最大突发刷新周期：8
" n; Z# V4 l) `) j4 D$ k: D·接口：SSTL2
* Z7 }( I8 e/ z·采用TSOP ll 66引脚封装，采用符合RoHS标准的无铅材料1 H( O# W. J$ u1 a4 \) I' h( B6 j
4 G7 D# n' j1 x |
|
/1 
发表于 2019-7-19 14:23
收藏
淘帖
支持！
反对！