W9425G6JH-5小知识

Cinderella0922

W9425G6JH-5小知识
# S5 `0 R! h$ w8 R
9 q; ^8 E( B7 [" T# M+ T/ o1.一般说明
1 i& T: A( l% J* b5 \  j- K      W9425G6JH-5是CMOS双倍数据速率同步动态随机存取存储器（DDR SDRAM），组织为4,194,304字×4个存储区×16位.W9425G6JH提供高达每秒500M字的数据带宽（-4）。为了完全符合个人计算机工业标准，W9425G6JH分为以下速度等级：-4，-5，-5l和-5A。 -4级部件符合DDR500 / CL3和CL4规范。 -5 / -5l / -5A级零件符合DDR400 / CL3规格（-5升工业级，-5A汽车级，保证支持-40℃~85℃）。
      所有输入都参考CLK的上升沿（DQ，DM和CKE除外）。差分时钟的定时参考点是CLK和CLK信号在转换期间交叉的时间。写入和读取数据与DQS（数据选通）的两个边沿同步。
      通过具有可编程模式寄存器， W9425G6JH-5系统可以改变突发长度，延迟周期，交错或顺序突发，以最大化其性能.W9425G6JH-5是高性能应用中主存储器的理想选择。
; |8 v! y$ K( g% Q8 y* M
2.特点
9 f- w) w; u6 q4 x) R+ `2 M0 G·DDR400 2.5V±0.2V电源
·W9425G6JH-5的2.4V-2.7V电源
- k5 _/ U" G# A4 g  {/ T·高达250MHz的时钟频率
9 A, A' s3 M. c0 P·双倍数据速率架构;;每个时钟周期两次数据传输
- n7 q( z2 X6 f- V# f·差分时钟输入（CLK和CLK）
·DQS与Read数据边缘对齐;与Write的数据居中对齐
·CAS延迟：2,2.5,3和4
# s4 C: J1 r; h0 B+ m: p0 q·突发长度：2,4和8
·自动刷新和自刷新
·预充电断电和有源断电
( C" x  Y# o5 n- ]  }3 S) ]5 y" o·写入数据掩码·写入延迟= 1
·7.8uS刷新间隔（8K / 64 mS刷新）
·最大突发刷新周期：8
4 @# w& }9 ^# L- Z0 R·接口：SSTL2
·采用TSOP ll 66引脚封装，采用符合RoHS标准的无铅材料

3 @: L$ m+ Z+ M9 M$ t) u