找回密码
 注册
关于网站域名变更的通知
查看: 606|回复: 1
打印 上一主题 下一主题

FPGA经验小结(三)-- (上拉电阻、下拉电阻)

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-7-18 16:38 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
上拉电阻的作用
0 B1 F  P7 L1 ], e上拉电阻:
5 t7 j' @% e$ r3 ]- I" j/ A6 D+ q1、当TTL电路驱动COMS电路时,如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V),这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值。
( n, Q! s1 A+ P/ G1 k8 a2、OC门电路必须加上拉电阻,才能使用。1 l! u; c: f! M2 A. E/ W& a7 f# R
游客,如果您要查看本帖隐藏内容请回复

1 `+ k# L( N  d5 ~- z; @4 O3 n% J* t: V  o3 y8 x5 D7 J7 T8 n
1 f2 |. f" G+ w! M! a; \  T

+ c' I, Y$ `+ D( Z! C
/ Y- S* |+ R9 n- [9 T
( E: |1 ]. `4 ?! s% g& ^, T. R/ S

该用户从未签到

2#
发表于 2019-7-18 18:09 | 只看该作者
很多人一直都搞不懂
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-12 08:16 , Processed in 0.125000 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表