FPGA的静态时序分析（ STA）（上）

uperrua

FPGA STA(静态时序分析)
6 `# S" k9 V/ y7 }" P% A) D# d

1 FPGA设计过程中所遇到的路径有输入到触发器，触发器到触发器，触发器到输出，例如以下图所看到的：

游客，如果您要查看本帖隐藏内容请回复

gaoxings

FPGA的静态时序分析（ STA）

hawley

xixi
2 F* U# \4 W, I