基于FPGA的多时钟片上网络研究与设计

A-Lin

基于FPGA的多时钟片上网络研究与设计

6 t; n) A5 t: B+ g3 g
; }4 g2 k) j- \, N( ~
9 D$ |7 S9 U7 N" i  y在FPGA 上设计一个高性能、灵活的、面积小的通信体系结构是一项巨大的挑战。大多数基于FPGA 的片上网络都是运行在一个单一时钟下。随着FPGA 技术的发展，Xilinx 公司推出了Virtex-4 平台。该平台支持同一时间内32 个时钟运行，也就是说每个片上网络的内核可以在一个独立的时钟下运行， 从而使每个路由器和IP 核都运行在最佳频率上。因此适用于设计多时钟片上网络，实现高性能分组交换片上网络。
* _" r% u& I! H

游客，如果您要查看本帖隐藏内容请回复

gaoxings

研究研究，谢谢分享

雷北城

基于FPGA的多时钟片上网络研究与设计