请教大神一个关于FPGA复位问题

sunygd

. [* ?" G9 _% @0 Q. p+ [% `0 S2 U请教大神一个关于FPGA复位问题，对于代码中常编写的always @ （posedge clk or negedge rst_n）中的rst_n是连接外部复位引脚的吧，
5 V1 g) h! g7 j0 _% E但是从我这电路图中看，并没有连rst_n管脚，只有一个外部管脚连接到 PROGRAM_B_2管脚，
5 j" }" J/ g' A* m问题：

2 n) A' ]4 s7 n! x2 S. j, i, K
* |3 @5 X2 r* Q0 E, i' e1，这个管脚输入不需要写入语言代码中吧？（我给分配管脚时，无法锁定）；
2，是不是意味着这没有外部复位，所以就不能使用rst_n？非常感谢！
) ]; g# c+ a, W( d! U0 q

Touuqu

顶一个