利用Verilog实现奇数倍分频 ------- FPGA

uperrua

分频器是FPGA设计中使用频率非常高的基本设计之一，尽管在目前大部分设计中，广泛使用芯片厂家集成的锁相环资源，如赛灵思（Xilinx）的DLL.来进行时钟的分频，倍频以及相移。但是对于时钟要求不高的基本设计，通过语言进行时钟的分频相移仍然非常流行，首先这种方法可以节省芯片内部的锁相环资源，再者，消耗不多的逻辑单元就可以达到对时钟操作的目的。另一方面，通过语言设计进行时钟分频，可以看出设计者对设计语言的理解程度。因此很多招聘单位在招聘时往往要求应聘者写一个分频器（比如奇数分频）以考核应聘人员的设计水平和理解程度。
5 J' {0 l6 k6 W  e3 i
下面讲讲对各种分频系数进行分频的方法：

游客，如果您要查看本帖隐藏内容请回复

" D* R6 r/ {0 s# \
- i5 l) Z0 b) ]# c
! @8 B  y, m6 U9 O( p: W

wu68aq

看看楼主如何利用Verilog实现奇数倍分频