FPGA ---- ROM/EPROM的设计（使用case的方式初始化）

mytomorrow

上篇：FPGA ---- ROM/EPROM的设计（使用加载文件的方式初始化），提到了这篇博文中要用的方式初始化ROM，在代码中用case语句的方式，给一个地址，给一个数据。


  V7 d  d, p5 w3 T1 T很容易，通过异步的方式来给出代码设计：

1 _7 a! i, G  f) C! v
# D. o# U) ^- N0 R/ n1 G+ R

• `timescale 1ns / 1ps
• //////////////////////////////////////////////////////////////////////////////////
• // Create Date: 2019/05/29 11:25:09
• // Design Name:
• // Module Name: rom_using_case
• //////////////////////////////////////////////////////////////////////////////////
• module rom_using_case (
• input [3:0] address , // Address input
• output reg [7:0] data    , // Data output
• input read_en , // Read Enable
• input ce        // Chip Enable
• );
• always @ (ce or read_en or address)
• begin
•   case (address)
•     0 : data = 10;
•     1 : data = 55;
•     2 : data = 244;
•     3 : data = 0;
•     4 : data = 1;
•     5 : data = 8'hff;
•     6 : data = 8'h11;
•     7 : data = 8'h1;
•     8 : data = 8'h10;
•     9 : data = 8'h0;
•     10 : data = 8'h10;
•     11 : data = 8'h15;
•     12 : data = 8'h60;
•     13 : data = 8'h90;
•     14 : data = 8'h70;
•     15 : data = 8'h90;
•   endcase
• end
• endmodule
  

4 t1 \: B: j9 F3 M6 G2 n" v% w
仿真波形如下：

游客，如果您要查看本帖隐藏内容请回复

% e% l  }/ {# u9 D( i8 g4 @

7 r# X  n/ ]0 `3 `8 Q. w



: \9 z. f$ T; ^  s% A. X3 |  o2 u
. w* G. |# Q% y+ I8 D$ y

wu68aq

使用case的方式初始化