找回密码
 注册
关于网站域名变更的通知
查看: 236|回复: 2
打印 上一主题 下一主题

计算FPGA片上资源的使用情况

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-7-12 14:25 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
FPGA简介  ) `# s/ @. Q5 @$ e: X9 F5 r
FPGA(Field-Programmable Gate Array), 即现场可编程门阵列,它是在PAL、GAL、cpld等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。
! s- m. `; I8 @3 b  Q$ `  本文主要介绍的是FPGA的片上资源使用情况,分别是从组合逻辑及时序逻辑来详细的分析。
  e! D* B$ F  D& z3 ^2 I# U
* {+ I0 a  ~. M  

: ]3 }. `. l' x/ h1 ^, ?9 {7 k2 l  解析FPGA的片上资源使用情况  9 U9 H7 a2 B4 p

2 _2 U; J+ A2 e$ x! @, S/ Q6 V! n1 ?如何分析FPGA芯片上的组合逻辑(LUT)和时序逻辑(REG)的利用率。) U. U8 M3 ?' D* q) b, m

. U- b( ?$ B% e$ r  一、如何得到LUT与REG的使用比例
% Z8 R- Z/ X' d7 a% b! O  ~- Z
* c0 k! u& ?. V. ?6 X8 d6 }# N" A        我们先看一个FPGA工程的编译结果报告:
5 q5 M" ^% S( _, ~) L3 N
游客,如果您要查看本帖隐藏内容请回复

4 Q7 E5 r1 `) V! K+ ~2 ~
  • TA的每日心情
    难过
    2020-4-23 15:10
  • 签到天数: 37 天

    [LV.5]常住居民I

    3#
    发表于 2019-7-18 09:33 | 只看该作者
    正好要用到这个
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-8-11 19:29 , Processed in 0.125000 second(s), 26 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表