|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
综合约束$ Y" Y% |$ R* z8 f# H
3 S- t. k- S* d+ d$ Y- z
2 _5 O+ E5 v2 O- h 相信大家已经下意识的将综合约束和综合过程挂在一起了，没错，综合约束确实是在综合过程中做的，用来指导综合过程，包括编译和映射。我们已经知道综合过程是将RTL级电路描述转换到FPGA上的硬件单元(LUT)中，形成以FPGA存在的硬件单元构成的电路。
* |/ t: |6 Z, m/ [* @- j2 w, q( @% S# V( H% Y& E2 S
1 b$ L9 V" x; ^) C4 t1 w 我们还是拿前面有过的例子来说明，不同的约束将导致生成性能不同的电路。综合这么一个完成式***能的电路，没有加资源共享得到的电路如图8左边所示的电路，而加了资源共享的约束后，得到的电路结构如图8右边的电路。
# z/ M5 u/ t" J* b' u- X9 ^3 g' k9 f% g9 G- ~; J9 W
" q( k- m; S1 Y
3 U, t* t u- q5 B( K9 ], Z2 }/ e* C# r* o( N+ g' @
6 O. P1 [( k- J4 G1 }" A6 Z
5 ~# B2 ~# |4 ?% z; ?* i: N) c6 U1 R8 ] A5 m9 ]! b7 e m
|
|
/1 
发表于 2019-7-12 14:08
收藏
淘帖
支持！
反对！