找回密码
 注册
关于网站域名变更的通知
查看: 291|回复: 1
打印 上一主题 下一主题

双端口RAM的设计(同步读写)之FPGA

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-7-11 16:35 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
之前都是讲单端口RAM的,它们仅有一套控制输入,例如cs,we,oe,还有数据总线以及地址。
3 `: m5 D* C; b3 d
* ^2 i7 d3 I6 E: ]: v8 A2 n

& Y  V! Q: T- y1 d- h' [单端口RAM的设计(同步读、同步写)& K5 B( D; ^8 R- \

& @- \# v8 `% A; ^' ~" S. [! O

6 L- t8 ]9 `& n4 a# I附上太多链接,我也累,自己找吧。
5 g% g0 L! V& d) u) Q& G8 x# p) I: f0 b! G9 Z/ i# s1 A8 q

" b8 ]9 J& U8 e' l2 U双端口RAM,顾名思义,有两套地址,数据总线,以及cs等。
; U. {& J1 B- W( P
% D6 K; o. u. B$ H% `. \; S

+ i5 r, n6 d/ O1 V7 B. M从输入输出也可以看出来:1 q- P) U; ^2 ^: U7 c( `

, Z. Y1 Q- _+ B7 a1 u
/ S! L$ Y4 w: U$ u
游客,如果您要查看本帖隐藏内容请回复

% h3 C. i% T2 }# ?1 w) k# M! s$ F, K2 L4 Y. {

( G: g, R) E% v7 Y! j9 z! Q; C$ }! X# f
* Y$ L: g7 w4 G. H
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-12 03:35 , Processed in 0.125000 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表