本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › lattice FPGA怎么设置顶层文件？？？
返回列表 发新帖
查看: 670|回复: 1
打印 上一主题 下一主题

lattice FPGA怎么设置顶层文件？？？

[复制链接]
ubeautqq
  • TA的每日心情
    衰
    2019-11-19 15:32

    • 签到天数: 1 天

    [LV.1]初来乍到
    跳转到指定楼层
    1#
    发表于 2019-7-11 15:57 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录！

    您需要 登录 才可以下载或查看，没有帐号？注册

    x
    # ~: J) H1 Z& |9 l3 @
    set top…. 那个不能点是什么原因？
    $ u; n$ s5 N/ d  {3 i# ~$ i- s" Y- K/ [  |  k0 j
    9 Y0 ~, Q9 F% ]) R; X1 m! e

    6 |$ G/ G" ]8 C. g' y

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复

    举报

    EDA365微信号及QQ群号！
    relchhiclty

    该用户从未签到
    2#
    发表于 2019-7-11 18:14 | 只看该作者

    通常这两个地方都可以设置

    方法1
    • 第一步, ^1 R' s6 s0 b8 E: v
    • 第二步
      # N. ~# X) X/ M6 V9 |! M* C, H" i: H# W) K' W0 P1 k$ m6 T
    方法2

    • 第一步
      . H' m9 B' Q- H7 F  B1 T( g9 X8 P

    • 第二步同上。


      ( K8 J5 h, o6 p7 b

    & C1 k9 g8 l2 m

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    返回列表 发新帖
    高级模式
    B Color Image Link Quote Code Smilies
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-8-16 14:41 , Processed in 0.140625 second(s), 26 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表