找回密码
 注册
关于网站域名变更的通知
查看: 322|回复: 2
打印 上一主题 下一主题

基于FPGA的17阶FIR滤波器VHDL代码及说明文档

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-7-12 07:00 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
基于FPGA的17阶FIR滤波器VHDL代码及说明文档

, w+ H6 W4 c/ i% g0 W: o9 ~0 @
, j" c! C( M9 c) n  N* ?$ A滤波器设计参数:根据要求,要设计一个输入8位,输出8位的17阶线性相位FIR滤波器,所以采用图2(a)的方式,其中输入信号范围为:[±99,0,0,0,±70,0,0,0,±99,0,0,0,±70,…],此滤波器 Fs为44kHz,Fc为10.4kHz。: H1 Y$ j2 X2 y+ {8 m
有限冲激响应(FIR)数字滤波器和无限冲激响应(IIR)数字滤波器广泛应用于数字信号处理系统中。IIR数字滤波器方便简单,但它相位的非线性,要求采用全通网络进行相位校正,且稳定性难以保障。FIR滤波器具有很好的线性相位特性,使得它越来越受到广泛的重视。* H) x% ~) L+ N  O% J/ C6 B
游客,如果您要查看本帖隐藏内容请回复

该用户从未签到

3#
发表于 2022-9-19 16:21 | 只看该作者
基于FPGA的17阶FIR滤波器VHDL代码及说明文档
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-24 13:50 , Processed in 0.125000 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表