基于FPGA的17阶FIR滤波器VHDL代码及说明文档

House · 发表于 2019-7-12 07:00

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

基于FPGA的17阶FIR滤波器VHDL代码及说明文档

滤波器设计参数：根据要求，要设计一个输入8位，输出8位的17阶线性相位FIR滤波器，所以采用图2(a)的方式，其中输入信号范围为：[±99，0，0，0，±70，0，0，0，±99，0，0，0，±70，…]，此滤波器 Fs为44kHz,Fc为10.4kHz。
有限冲激响应（FIR）数字滤波器和无限冲激响应（IIR）数字滤波器广泛应用于数字信号处理系统中。IIR数字滤波器方便简单，但它相位的非线性，要求采用全通网络进行相位校正，且稳定性难以保障。FIR滤波器具有很好的线性相位特性，使得它越来越受到广泛的重视。

游客，如果您要查看本帖隐藏内容请回复

relchhiclty · 发表于 2019-7-12 17:25

看看

雷北城 · 发表于 2022-9-19 16:21

基于FPGA的17阶FIR滤波器VHDL代码及说明文档

帐号		自动登录	找回密码
密码			注册

基于FPGA的17阶FIR滤波器VHDL代码及说明文档

EDA365欢迎您登录！

推荐内容 /1