找回密码
 注册
关于网站域名变更的通知
查看: 658|回复: 4
打印 上一主题 下一主题

FPGA之延时(Verilog HDL)

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-7-11 14:52 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
简介:
: M$ S) Y0 L& b* u$ O" S4 C, \' ~# ?) e. Q
$ S- s) l6 e  }- B5 f$ |& S
    可以在任意时刻启动,可以重复启动,延时时长可调,单位可切换(ms/us),在50MHz时钟下的延时范围是1ms-85899ms/1us-85899us。                                                                                                                                                                           
4 a# w+ x4 J9 }+ h% E* h* H2 v6 O4 ]% i

4 f& ?. l: h! A. f 源代码和modelsim仿真代码:
' O/ B7 y8 T% N9 I8 R4 w9 ?* V( ]
2 H7 i6 S' a. A
游客,如果您要查看本帖隐藏内容请回复

2 ~9 K' ?# U4 d  d& ~$ C7 Y
' e* r9 _$ q+ n! \2 l) }

/ F  a7 |+ Z) }- Z$ A2 _( u) q: E4 {5 N) L: @8 M

/ v" w; Q) G+ `  k( A
; ^4 L8 I( C5 _4 P- ?& j. F- i
& ~" W- H' p" i( H5 l0 u: e
* Z. f' s$ L2 G$ m5 I5 `  N. S

4 m- [: W& \& k9 I/ O0 H, S& j5 F( P, h: x
: ?0 V" O! v3 q$ W% c% `

; |9 J1 {9 [, ], m( s' b8 u; R" O+ P. v% _

该用户从未签到

3#
发表于 2021-1-5 16:06 | 只看该作者
学习学习,看下大佬怎么写4 g9 v( O0 R5 \

该用户从未签到

4#
发表于 2021-1-6 15:18 | 只看该作者
谢谢分享,学习了!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-11 19:25 , Processed in 0.125000 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表