单端口RAM的设计（异步读、同步写）之FPDA

ulppknot

上篇讲到了：单端口同步读写RAM的设计，那里对RAM的读写采用的是同步的方式，也就是和时钟同步，读写都依赖于时钟。


这篇博文，我们的写依然是同步的，但是读是异步的，所谓的异步就是指不依赖于时钟，这点我们在后面的代码设计中可以清晰的看出。
3 m# C7 {) ]% g' x7 C+ l# ^2 G2 d
4 r" w* @; ?: J  D# I# g
截取出来：
" N* ]3 p' S2 c/ B  F% ~

+ }( v+ n8 Y/ y5 |$ A// Memory Read Block
" i6 J, o' J9 E// Read Operation : When we = 0, oe = 1, cs = 1
always @ (address or cs or we or oe)
9 f' w8 G8 [5 Wbegin : MEM_READ
  t1 _% c# `+ g) S" X) F$ r    if (cs && !we && oe) begin
" ^+ I* V( j, t         data_out = mem[address];
) `& A/ S! V$ q5 E% V+ p! V" e    end
' f7 z7 u! a0 Kend
' k) M0 w; V! N& \+ S* d" L
9 T; H% u; I& c/ ?% k+ W
可见与时钟无关，是一个组合逻辑。
+ v  R5 g$ B$ o( u6 W5 k2 @

游客，如果您要查看本帖隐藏内容请回复

! [1 o. K" U3 C1 [' c  x+ K. D8 W

0 \3 z7 g$ ^9 X- U4 ?

ygcgsa

路过学习一下