|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 pulbieup 于 2019-7-10 13:29 编辑 ! |2 N6 |! `; Q9 }# j/ {1 q
) g. U1 h6 t/ C w3 n
上篇：FPGA ------- SRIO IP核系统总览以及端口介绍（一）（User InteRFaces 之 I/O Port）根据数据手册PG007，介绍到了逻辑层接口的IO口，今天想研究下，这些端口如何使用，结合实际问题来想想这个问题。3 l/ ~' y( `$ }3 D, m; X4 A
; ]1 x! s" G- Z
3 I9 |. c4 @# \' S9 L我们知道I / O端口可以配置为两种样式之一：Condensed I/O or Initiator/Target. : D3 U3 P$ i# W" I+ \
7 ?; O' n6 l( r% q% e$ V
* J3 O6 w9 l3 Z! m1 I! K# l/ v3 o* u. e
我们考虑使用Initiator/Target方式：
( J4 p8 k8 K4 t% I% b5 {+ z/ c" t$ y4 U% z
; z: `- A' Y% z) S5 s1 e
9 ^" t3 n) l+ I$ d# O6 `, |7 ^- d2 O
) m% N8 T- ^: Q) s2 J5 w
. F3 V8 |1 ]* `2 r5 s
这种方式的端口信号分为ireq/iresp与treq/tresp这两对信号类型。" Y7 q7 }9 J9 p! m
: I- [6 E3 C3 y9 g( f- Z
D( y" c. R, S5 F
4 s' }5 j) r2 Q; j7 ?- I& e
( u7 F3 i* |) O% M! _0 X
# ?' P# K; @6 f# ~! |
8 s/ D5 ^# ^: }; F. ?9 ^, d
# U* x5 z0 U" g7 v2 F* B
& k" S( F% y9 C1 i
( A: L$ A" d& `) i* ?' L
3 D6 p* I3 i8 s' g" P: [% \
! D/ A( X- G' t1 t& x
% r5 E9 a2 C( g: T W1 }' R |
|
/1 
发表于 2019-7-10 13:27
收藏
淘帖
支持！
反对！