找回密码
 注册
关于网站域名变更的通知
查看: 237|回复: 1
打印 上一主题 下一主题

FPGA ------- 复位设计

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-7-8 15:39 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
这个月一点也没写,因为老师项目催的有点紧,前天刚刚把程序撸的差不多,这几天有点时间,就总结一下FPGA中的复位吧
: n( \8 S/ Y4 [, c9 m1 I% e( R
7 |8 u6 U& y- q/ q* m
1 V) o6 l8 h5 k4 v; ~
-
6 H/ ~9 ?% @: \' N* Q
7 y) z, _( U0 O0 M& C- D7 E
5 `, h/ T4 p/ j
复位的分类  e( R5 M( A! O, R" r; X7 `' B3 y

* ^. m9 p: y2 R2 X1 {0 p9 g

$ ~9 m$ H5 U) K* M: ]+ o3 B0 v  E    常用的复位方式有三种,分别是同步复位,异步复位和异步复位同步释放,下面先简单介绍一下前面两种复位方式及其优缺点。
6 Q, R" ?- q/ `% b$ Z% x9 b0 W3 l

: ?% D& N# Y8 h    1.同步复位。
+ b  U! d" \8 a' [+ H7 S' A' w" q  q# B: N2 L+ m; [
* J  C0 X& o% e2 {6 u
   同步复位代码形式如下; r! \5 D/ ^8 @1 d/ m. s4 y

1 |" i% @: ^1 ^, C$ o6 n
" N- C5 B9 G/ }: P" N- \
游客,如果您要查看本帖隐藏内容请回复

- ?" ]' }+ N+ g# J2 h& B- ~# Q5 t5 {" z3 X9 V" U6 B$ c2 |

( b+ O8 h* s0 R) G# s
$ l6 ~% _+ Y8 i. r* z# f
( v  E- J2 L$ i+ ^. x  g& `) ]
4 `2 y; R1 Q# e  Y: ]3 ~! F

* w5 ^; ~7 @3 x% I1 O2 E
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-17 21:15 , Processed in 0.109375 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表