FPGA ------- 时钟信号几种设计方法

thinkfunny

最近找工作，课题组报告一堆事搞得不可开交，今天就再更一下时钟信号的几种设计方法吧，哇好气，今天发现这个破编辑器好烦，都快写完了，都有给我搞丢了，还得重新写！吐槽一下CSDN的博客编辑，希望不要再出现这种情况了！
) ?1 w2 z6 M2 E! a  N- W

时钟信号是FPGA时序逻辑设计中必不可少的条件，一般情况下在FPGA始终资源充裕的情况下通常采用FPGA内部自带的内核生成时钟信号，例如DLL/MMC，但是一旦出现资源不够的情况，就只能另寻他法了。本文先介绍一下内核产生的时钟，然后介绍三种时钟的产生方式和介绍，分别是内部逻辑生成、使能时钟、门控时钟。
/ h* Q5 _" X0 q: d! o% B; A

一、时钟FPGA自带硬核产生时钟

+ o7 ]5 I2 Z5 B( f& \) q, ]
就我目前的小白水平来看，个人觉得使用内核生成的时钟是最简便、最稳定的时钟资源，通过DLL这些内核产生的时钟信号不但可以稳定准确进行倍频、分频，而且可准确的实现相移控制、占空比控制等时钟信号内部操作，并且可选择输出buff方式。强烈建议这种时钟生成方式！
$ o# I/ t3 l5 v9 _: ~2 e' W
# x) _9 |- V2 T5 c! f* o
/ C0 L& Y1 @; i6 Z! ?二、内部逻辑生成时钟
! f) R  ?0 M9 Z( S% o$ }' K
3 \) s+ h5 [% r6 L

游客，如果您要查看本帖隐藏内容请回复

1 ~0 n6 o- q0 e2 [( i1 d& y

fanichicl

看看时钟信号都有哪几种设计方法