找回密码
 注册
关于网站域名变更的通知
查看: 331|回复: 2
打印 上一主题 下一主题

关于FPGA 异步、同步复位及置位资源的讨论

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-7-8 11:40 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
一直都在讨论应该使用同步复位还是异步复位,以及复位和置位是否同时使用的问题。也基本达成一致,我将简要分析一下这么做的原因,不足之处,还请指教:
! h7 m2 F0 m  s2 r0 A# @6 @0 ~8 H" n' F) t& J1 v
8 G5 C5 B: @0 y. i
1.复位和置位不能同时使用,因为很多基本电路单元不同时包含复位和置位端;
2 Y3 \- c/ ^; e8 @2.异步复位同步化。
3 X: n6 o0 }1 P' q9 I% c
$ q( v& [3 o3 {( i

; j/ x, a5 }: a8 j' N+ ?这里只想讨论一下FPGA内部的情况,官方文档推荐:3 f1 s: e* D6 t- r
1.使用同步复位,因为像block ram、DSP等只包含同步复位或置位;$ p; d& ?5 ~% V) X9 ^
2.复位和置位不能同时使用,因为很多基本电路单元不同时包含复位和置位端,如果同时使用可能会增加面积及影响性能。
6 D6 c* T. w( Q, l相应截图如下:
: R' n1 |7 ^9 K0 d! P5 |) f
% \+ O+ }+ b: `( N

1 W+ w( ^# r, A5 X$ y' _9 x
游客,如果您要查看本帖隐藏内容请回复
$ b0 b6 ]2 q1 K5 [' M- Y

/ X, a; k( A! C: @0 }
* X% n6 a7 H3 M/ t0 G/ _1 D6 u7 w

0 e( P8 H- \8 j9 e0 p2 I& d5 e. S' ^7 [3 C$ _* a6 Q$ L9 Y
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-21 19:22 , Processed in 0.125000 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表