找回密码
 注册
关于网站域名变更的通知
查看: 306|回复: 1
打印 上一主题 下一主题

FPGA ------- 四输入、六输入基本逻辑单元LUT的一点理解

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-7-5 14:34 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
我们知道FPGA由LUT、IO接口、时钟管理单元、存储器、DSP等构成,我觉得最能代表FPGA特点的就是LUT了。当然不同厂家、同一厂家不同阶段FPGA的LUT输入数量是不同的,随着技术的发展,LUT的输入数量也在增加。
* i  @1 S3 Q* a( n: b- Q
0 X, K8 M/ g! ~
3 X3 [. N+ R: y( ]* Q! [
游客,如果您要查看本帖隐藏内容请回复
/ a7 i4 Y0 f* `, z+ v
2 d; M. c3 o- @3 _1 z

3 d0 l9 Z% {+ t
5 A8 x) K0 E% \, c& l) {

7 I/ z' [6 b+ W$ S
; H2 n( |& U% q& \/ |" w

; r7 E2 p9 K. Q7 U& |3 c! g
* L! V6 T2 }( U# V3 G1 I
; b& d. M& N- n. r1 h* u2 l
' a6 Z4 r3 y, e2 {+ ?3 |# P4 V

; }6 C9 K% s/ s9 @5 p' k. w* e% J7 t% ?. y8 R

& A5 N. q3 ?5 y& v+ s- L1 I4 A

该用户从未签到

2#
发表于 2019-7-5 17:21 | 只看该作者
看看楼主怎么说的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-12 01:16 , Processed in 0.125000 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表