FPGA ------- 2级D 触发器

pulbieup · 发表于 2019-7-5 13:18

您需要登录才可以下载或查看，没有帐号？注册

x

D触发器
在时钟上升沿,D输入0,Q输出1
在时钟上升沿,D输入1,Q输出0
输出只在上升沿发生变化。
一般的;

游客，如果您要查看本帖隐藏内容请回复

yxlk · 发表于 2019-7-5 17:55

学习一下

狸饼 · 发表于 2022-5-19 09:57

学习

sjx123456 · 发表于 2022-5-20 08:18

看看理论知识

瞪郜望源_21 · 发表于 2022-5-20 15:05

不错不错，写的很是专业和深度，学习下

帐号		自动登录	找回密码
密码			注册

推荐内容 /1