|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
以QuartusII13.0EDA软件为例，介绍Verilog文本输入的EDA设计流程。) v: `" x- M x7 f
* p- x/ b- t0 F& Q( T- z; K
4 l% T1 Z' \7 n3 S1 V1．首先在D盘或G盘等新建一个文件夹，用英文字母命名，例如建立文件夹SY1。
/ v9 D% d# a, b- N6 @; g0 O: b" ]3 y9 N" T
0 n7 b4 k: N: f/ k2 a
FPGA工程目录 : dev: 工程建立在此文件夹，工程设置! o/ y7 A( E3 f+ f' S
6 N) P0 z3 x' ?5 ?
( d3 c ]* M+ m0 l8 ]2 Z W core:IP核保存区0 G9 }, y' A. ?+ U ~
% A+ t6 s5 d, `* e' n
9 S% H4 N$ x+ A' g* B+ w6 j
src：用户代码保存区" g9 d8 \: H y& t7 g/ R) H/ \
0 `4 L2 z, o( Y4 Y5 h1 H# g4 V
* d% B& E* C4 H4 e# u V8 {8 U sim：testbench仿真测试文件6 M7 ~3 j& X" V. |1 P
% G2 q/ {8 n5 F* v
, b) @/ h) e3 m# P& A doc：设计参考文档5 l- x( K; ?# Z( ^6 ^2 g7 ]
8 ]/ N9 j" a- m* g5 X
2 X1 a1 k* A" z, W5 C
$ F0 [) }$ O, r: c! M8 w8 W
6 y" X0 ]5 I: |, {" b. u
9 V" J2 v. v: ^! R; F7 ~. ~9 _# K" W4 p% m c+ T& P6 x
$ C) X1 B/ W4 E0 T" z* S9 d9 B4 B, j2 P$ V3 D
! u( M; o5 z. z A' [ Z+ u
|
|
/1 
发表于 2019-7-4 14:45
收藏
淘帖
支持！
反对！