基于FPGA的经济型MPEG2运动图像编码器IP核设计

A-Lin

基于FPGA的经济型MPEG2运动图像编码器IP核设计
; m3 d8 i/ E6 G: S+ ]

. p& X$ Q/ U) }) A* u: p2 {# f
" n; U# Y2 N3 A" q, O基于FPGA的经济型MPEG2运动图像编码器IP核设计现场可编程门阵列(FPGA)具有使用灵活、体系结构可变、价格 低廉、执行速度快等优点，很好地适应了现代远程教育中的多元化需求。因此，本文从经济实用的角度出发，为山区、偏远农村现代远程教育，设计了一种基于 FPGA的经济型MPEG-2运动图像编码器的IP核。 本文在现代远程教育需求与运动图像编码标准MPEG-2的交叉点选题，针对山区、偏远农村现代远程教育这一特定的应用领域，开发基于FPGA的经济型 MPEG-2运动图像编码器IP核上进行了一些探索和研究。论文针对FPGA设计特点以及本系统的应用环境，采用VHDL语言自顶向下设计了MPEG-2 编码器中的核心部分的IP核。
; F7 X. c( ?& l

游客，如果您要查看本帖隐藏内容请回复

fanichicl

研究研究

雷北城

基于FPGA的经济型MPEG2运动图像编码器IP核设计