找回密码
 注册
关于网站域名变更的通知
查看: 163|回复: 1
打印 上一主题 下一主题

FPGA ------- 复位策略和层次结构

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-7-1 15:57 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
FPGA设计中,层次结构设计和复位策略影响着FPGA的时序。在高速设计时,合理的层次结构设计与正确的复位策略可以优化时序,提高运行频率。
0 R  ^1 y3 O" c0 t  ]: o, [' D3 \3 f. G* Y/ C
# I3 l; O" i# }6 a( P# D4 A
设计中,合理的层次结构是我们所追求的。
5 x! ]. a" i2 G2 @. O) Q! j: q( r' B& }* z0 U
) Q1 J' {3 M5 O4 c# m6 K
划分时,按照逻辑分区将设计划分成相应的功能模块。这种层次结构提供便于在层次边界寄存输出的方法,从而限制特定模块的关键路径。这样分析和修复在单一模块中定位的时序路径就很容易。
0 U% v& `) ~5 D' v* ]' u4 S  x2 b( L0 ?5 h9 h
游客,如果您要查看本帖隐藏内容请回复

6 O6 G& g  F! b4 E
1 W8 v' F& {+ x! y! a9 I. d$ a8 n$ p9 N
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-16 06:39 , Processed in 0.125000 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表