在异步电路中的时钟同步

pulbieup

时钟是数字电路中所有信号的参考，特别是在FPGA中，时钟是时序电路的动力，是血液，是核心。没有时钟或者时钟信号处理不得当，都会影响系统的性能甚至功能，所以在一般情况下，在同一个设计中使用同一个时钟源，当系统中有多个时钟时，需要根据不同情况选择不同的处理方法，将所有的时钟进行同步处理，下面分几种情况介绍时钟的同步处理方法。
2 W9 I  z3 P6 |

  s( N3 i1 Z* p; t1 ]) G第一种情况：
8 n* U8 u( j! r
2 @1 u2 Z! ?& z- V4 x  p! R% Z6 E) J
2 h7 p5 t- X' }( J7 t当有多个时钟在同一个数字电路中，且有一个时钟(Clk)的速率大于其它时钟两倍以上。


这种情况最为简单，在接口部分就必须要对其他时钟进行同步化处理，将其处理为与Clk同步的时钟信号。
& W* H) t% H( Q  |5 C

; j4 j6 {6 |8 v& h% v- u) ~. K这样处理的好处是：


, _7 p. C, B/ w2 X7 m/ a- i

游客，如果您要查看本帖隐藏内容请回复

; r; b& [) L$ k" j9 X8 E1 \
; h  ^9 ~% k* _, P0 e0 ^

9 }( h1 X# m! T- q/ ]6 C

wu68aq

thanks for sharing