Xilinx FPGA配置时PROM_B引脚需要低脉冲还是低电平？？？

Touuqu

在上电时，电压达到FPGA要求之前，FPGA的上电复位模块将使FPGA保持在复位状态；
' ?' h" Q4 j& ^3 G- h# X3 L
( R5 t# l! |" ]/ q) T- X外部控制PROG_B引脚出现一个低脉冲也可以使FPGA保持在复位状态。

这里的“PROG_B引脚出现一个低脉冲”，是指一定要有个下降沿吗？没有下降沿而是一直都是低电平是否会失败？
( U2 B! W0 h0 t0 c

relchhiclty

帮顶

happy_week

ug470 7Series_Config.pdf第25页Table 2-4: Configuration Pin Definitions有说明，必须要有下降沿。
+ i  B9 |( W4 I& m) q- |" e) mConfiguration reset initiated upon falling edge, and configuration (i.e. programming) sequence begins upon the following rising edge.

Note: Holding PROGRAM_B Low from power-on does not keep the FPGA configuration in reset. Instead, use INIT_B to delay the power-on configuration sequence.