本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › FPGA时序优化的窍门
返回列表 发新帖
查看: 152|回复: 1
打印 上一主题 下一主题

FPGA时序优化的窍门

[复制链接]
pulbieup

该用户从未签到
跳转到指定楼层
1#
发表于 2019-6-28 14:39 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
尽量用硬核，比如硬件乘法器，这个应该都知道。* d" a$ Y9 b" d
/ Q3 J7 t) A. ~2 }% ^: p3 }

1 x5 y: O- _& R, [3 w
游客，如果您要查看本帖隐藏内容请回复
  B1 [2 x( k7 k  X0 K9 [7 F& N
$ Q2 x$ o( Y/ G: b
- O7 Z: ]$ Q- \  o0 V3 E% |

! O1 x" W* M: P- J/ \# \2 b3 ], k0 n. u8 @" k) m4 y5 L5 s

6 D8 J9 ], N! I, D
# q$ v9 }1 a, l
6 }0 M# b+ a, ]& J
0 S( v$ K( o* F7 \8 \

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
kinidrily

该用户从未签到
2#
发表于 2019-6-28 16:59 | 只看该作者
回复看看隐藏内容

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-5 01:52 , Processed in 0.109375 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表