找回密码
 注册
关于网站域名变更的通知
查看: 382|回复: 4
打印 上一主题 下一主题

有关FPGA复位的认识

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-6-28 14:34 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
xilinx推荐尽量不复位,利用上电初始化,如果使用过程中需要复位,采用同步高复位。
8 k% ~" |. J$ Z2 L# ^. p! Z4 ]2 y# z# p' X$ `: f

3 s: l, V& h2 K; V% J2 N1 O# V- R如果逻辑工程较大,复位扇出会较多,会很影响时序,有以下常用方法:   
7 ?8 S! Y8 r# O  B0 z; e
; m* P  S- S* V9 ~7 L# c
  A7 a, B6 T9 f. n9 X: O$ O
复位信号按照不同时钟域分为rst0..rstn,每个复位信号被对应时钟域的时钟打一拍输出,复位不同时钟域,同时对所有复位寄存器用max fanout约 束。# s8 G7 I+ E6 ], u
0 h2 O# ^' w( g2 B: e

7 X" g2 h. O+ c+ N# P1 x: [
游客,如果您要查看本帖隐藏内容请回复
, `  c$ X7 f2 z$ M2 w8 D
4 {% D6 K( \4 R7 |3 |  j0 f

8 f" F- ^, F' O. L" \  ^, k( @0 V/ `2 j, k

$ }7 f( \7 b( Y' t1 ?9 ^- Y1 p8 H4 i! \* e1 a' ?

2 I4 S0 |4 U- `' \& e7 c8 J' x

该用户从未签到

2#
发表于 2019-6-28 17:30 | 只看该作者
学习复位知识
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-5 01:51 , Processed in 0.125000 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表