时钟树的重要性

ulppknot

对于FPGA来说，要尽可能避免异步设计，尽可能采用同步设计。同步设计的第一个关键，也是关键中的关键，就是时钟树。一个糟糕的时钟树，对FPGA设计来说，是一场无法弥补的灾难，是一个没有打好地基的大楼，崩溃是必然的。
2 T5 L3 ~+ Z9 l! j2 W" c: q" d
1 @6 ^5 w& r* h! z4 q; a/ N- e2 G
) H/ }4 ^0 N! l  |+ ^( v具体设计细则：

游客，如果您要查看本帖隐藏内容请回复

6 [0 Y+ ^2 S- z! d; G8 L# h# ^
) S( Q! H; Y( w4 K0 n

  [  {6 M4 K, Y/ b. x& n

gaoxings

设计好时钟树 是关键中的关键