|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
锁存器latch，在数字电路中经常遇到，它和触发器FF有着本质的区别。
, ~" W1 {7 l" i! n- G4 N" ]& D
n' I( n; {! V$ a
& W4 p3 B, F/ C9 D4 a) B这里为读者介绍FPGA中避免锁存器的方法。3 V! X6 h: f' [
! w( L2 s% J$ V, X7 s1 ^% L& [
: S9 g4 s/ E% l" }2 Y/ u
在组合逻辑进程中，if语句一定要有else。并且所有的信号都要在if的所有分支中被赋值。
+ o/ r6 P) q) S- M- C
5 b4 }! p1 U o% @+ R7 n- M3 D! V0 M4 o" u. E; Z0 m# t# h8 l4 b
/ {# I4 m z% Q ^' |
' V2 n0 s6 O8 V6 h2 l
; m% C4 v, g; o6 x
$ o5 `( w. Q% e% _3 U; M7 a0 O8 `; }9 v6 a
|
|
/1 
发表于 2019-6-27 14:21
收藏
淘帖
支持！
反对！