多FPGA系统中自定义高速串行数据接口设计

House

多FPGA系统中自定义高速串行数据接口设计

8 _5 a9 x$ Y, u8 c) v
8 A9 d4 k% |" B2 r# }& z/ U+ e摘 　要:为方便多 FPGA系统中主从 FPGA之间的命令与数据传输 ,节省连接的引脚数量 ,设计了一种 基于 FPGA的自定义高速串行数据传输模块。对主从串行模块进行了详尽的协议设计 ,得出了串行传 输时序设计图 ,编写了 verilog硬件代码并仿真通过硬件实测在 25 MHz工作正常。该设计作为一个 IP 软核 ,略作修改后 ,可以被无缝整合到各种形式的嵌入式系统中。
+ y+ n8 C- H1 g- W
  U/ g* r  V; d; v2 R

游客，如果您要查看本帖隐藏内容请回复

relchhiclty

回复看看楼主是怎么设计的

雷北城

多FPGA系统中自定义高速串行数据接口设计

sweakend

谢谢分享