基于FPGA的8段数码管动态显示IP核设计方案

House

基于FPGA的8段数码管动态显示IP核设计方案

: F# k  E3 Y5 S0 P　数码管可显示简单的字符和数字，由于其价格低廉、性能稳定、显示清晰、亮度高、使用电压低、寿命长，在工业生产、交通运输、仪器仪表及家用电器等场合得到广泛应用。然而，开发基于NIOSⅡ的嵌入式系统时，Builder开发工具中没有提供现成的数码管显示IP核，这使设计者工作量增加。这里把数码管控制器设计为一个共阴极(或共阳极)7段数码管动态显示IP核，并给出此核的一个参考驱动程序。在系统设计中，可根据实际需求，把此核直接例化成 1～8个共阴极(或共阳极)数码管显示控制器，控制1～8个共阴极(或共阳极)数码管工作，实现IP核重用，减少电子设计者的工作量，从而提高设计效率。
& @' D/ `: i5 A9 _" H& X2 b  g

游客，如果您要查看本帖隐藏内容请回复

helendcany

最近正在学习FPGA 谢谢楼主分享