FPGA的思维陷阱之三段式状态机（5）

pulbieup

这里提到的三段式的思维陷阱，特权同学曾经也不小心犯过，所著的《深入浅出玩转FPGA》的p40，漫谈状态机设计一节中举了sram的例子比较一段式和三段式的区别，一段式是可以按照程序正常运行的，但是三段式的输出在读取的状态下会和一段式略有不同，当cstate进入RD_S1时，如果此时wr_req有效，cmd不会输出3`b101，而是3`b111，问题在于使用了 wr_req同时控制了RD_S1的跳转和cmd输出，RD_S2也存在同样的问题，如下所示。

游客，如果您要查看本帖隐藏内容请回复

' m0 m) H+ V6 K5 W

helendcany

很棒的资料 谢谢分享

infotech

多谢分享！
& A* k7 [- t. q) X