在FPGA设计中，如何节省编译时间

uperrua

FPGA到最后自然是规模越来越大，编译时间越来越长。解决问题的方法通常来说应该从工具和设计入手。
! ~; t+ S+ D+ g; L# h/ J( i, f
$ c7 Y5 K5 }7 z1 d
3 l5 w9 I: K8 K+ m

游客，如果您要查看本帖隐藏内容请回复

$ ~; B9 v8 X2 S4 h* O

4 e: Z, s, s4 o7 h

( p8 l8 L" Q  F

relchhiclty

回复看看楼主是如何设计的