找回密码
 注册
关于网站域名变更的通知
查看: 597|回复: 1
打印 上一主题 下一主题

 关于EP4CE15的PLL倍频问题请教大神

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-6-26 11:37 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x

6 l1 P6 g7 x8 F& J, w# _# ?; u
% \2 R0 [) X) `7 c# f& WCyclone IV不是说可以倍频到1GHz以上吗?可是我使用PLL配置输出1Ghz就不可以了,为什么呢?感谢!0 E; b  I0 \! K
警告:Critical Warning (15534): PLL clock output sys_pll:sys_pll_inst|altpll:altpll_component|sys_pll_altpll:auto_generated|wire_pll1_clk[0] feeding the core has illegal output frequency of 1000.0 MHz that must be less than 472.6 MHz

该用户从未签到

2#
发表于 2019-6-26 17:58 | 只看该作者
这个我一般都不管的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-5 03:57 , Processed in 0.093750 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表