请教个关于PCI Express信号阻抗控制的问题

qq451356924

看了一个关于PCI Express Layout gudie的文档，其中关于阻抗的要求PCI Express link traces must maintain 100 Ω differential / 60 Ω single-ended impedance
for 4-layer or 6-layer boards; and 85 Ω differential / 55 Ω single-ended impedance for 8-layer or 10-layer boards. 为什么PCB板层不一样会有不同的阻抗要求？
; A. X- [! v" E2 O; g: b* E

hhhq2008

参考层不一样

topwon

我猜是层数多了，层间距小了，要满足原来的阻抗要求就可能导致走线太细，不能满足工艺要求，所以适当地降低阻抗目标值来保证有足够的走线宽度。。。。。

huo_xing

这个主要是方便布线吧。4~6层主力布线层是top/botm。
' [2 x- f6 z6 w4 {( x可以去看下阻抗，85Ω在表层线宽/间距会很大。100Ω的会好很多。

张湘岳

文档有更详细的内容吗？比较奇怪，没见过这要求。

apeng168

这个我也看到了，哪位大神来讲讲

anguchou

参考层關係

qq451356924

张湘岳 发表于 2019-6-24 21:31
文档有更详细的内容吗？比较奇怪，没见过这要求。

这个文档
4 W1 R' _" u5 I% V

张湘岳

qq451356924 发表于 2019-7-22 13:13
' m1 J. M4 T$ A; O' v9 J这个文档

$ b4 Z( u) `1 v: H# t  z: d供参考。

* k4 M# m$ m9 d* X# {- k
- d: P$ ]- f9 L# B+ ]
/ O$ h7 s1 o& S

anguchou

20797ce

还是没有理解

小老头

好帖子啊，学习啦

小老头

( @! ~& V$ Z; y# P' Y0 Y  O5 s% ]* A好帖子啊，学习啦

liszt94

过来学习学习，岂不美哉

小老头

好帖子啊，学习啦