本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › Verilog实现交通灯及对于状态机的理解（3）
返回列表 发新帖
查看: 181|回复: 1
打印 上一主题 下一主题

Verilog实现交通灯及对于状态机的理解（3）

[复制链接]
pulbieup

该用户从未签到
跳转到指定楼层
1#
发表于 2019-6-24 14:54 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
显示模块
- C6 a* @# K8 G* }% ~
$ Q) ~7 x2 K  V: x, J1 i; x0 j# m# E3 k& H- N6 S
这里的显示模块比较有趣。( Q3 |1 p  k, ]5 e4 V4 _
: G6 {- k0 s1 t
游客，如果您要查看本帖隐藏内容请回复
0 `% m2 }! \( }" E8 d/ g3 n

* U: k% `( P; b/ o) c+ n; L4 V0 N9 C) B/ L6 D2 T+ f

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-5 11:19 , Processed in 0.125000 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表