仿真报错

ygcgsa

: N  s- K9 M1 l% g5 W' S
9 f; ], ^/ m. i1 [1 r$ O" v- ?编译通过，仿真报错如下不知为何？大神们，帮我快看看，万分感谢！

/ c9 n  w/ w( [8 Q/ kError: Zero-time oscillation in node "|address|Add1~0" at time 0.0 ns. Check the design or vector source file for combinational loop.
代码如下：
0 g% a) r' R7 g+ A% Fmodule address(dir,clk,div,addr);
1 Q* [6 u, P4 \5 a
! D8 J7 L$ A# w8 n* Cinput clk,dir;
) T7 C8 J; @) n' u) M/ Linput[8:0] div;
output[8:0] addr;
reg[1:0] count_addr;
4 R- v0 W3 b$ ?7 N2 E4 areg[48:0] count;
reg fenpin_clk;
! g+ k3 L0 O. f2 Mreg[8:0] addr;
, P5 K0 f5 |+ _- J
0 A) }' U3 [/ Zalways @(negedge clk)
begin
. ]9 {; x! r# e$ u# G+ {        count=count+1;
        if(count==500000)  //fenpin 20ms
. ~) g- d  y- L, B                begin
                        count=0;
                                fenpin_clk=~fenpin_clk;
- d- r& t/ X. p                end
end

always @(negedge clk )
begin
        if(dir==0)
                begin
                count_addr=count_addr+1;
                        if(count_addr>=2)
4 O+ [5 J( i# W% X                                count_addr=0;
                end
end

0 B' c, m. e$ f& v, Walways @(count_addr)
& z3 X: \9 H6 e( }begin
        case(count_addr)
  X4 b5 J' @0 P' z, v8 ^                0:addr=addr+div;
                1:addr=addr-div;
; y7 V) V) t" R7 s1 P' X! ^& F; y                default:addr=addr+div;
9 F8 w( q& ]6 j, F+ W- n        endcase
- e! A% A4 [0 u6 \/ p! ~* Yend
* d+ ~. U4 O2 b& S; \% `endmodule

fanichicl

帮着顶顶