本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › 賽灵思FIFO内核的配置 ------- FPGA
返回列表 发新帖
查看: 257|回复: 1
打印 上一主题 下一主题

賽灵思FIFO内核的配置 ------- FPGA

[复制链接]
mytomorrow

该用户从未签到
跳转到指定楼层
1#
发表于 2019-6-21 15:06 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
想的是尽量每天更新一篇，前期先把常用内核配置简单总结一下。内核之后想再总结一下时许约束这部分。可能计划赶不上变化，今天先把FIFO说一下吧。关于FIFO常用的内核有几个细节，. Y) u& b! T) M8 |& q. f+ U
4 U/ D4 O  q! J: i% f
0 |; D% J9 l% S# L
游客，如果您要查看本帖隐藏内容请回复
: ^& E0 ~& g; q9 c9 M1 h
% D  o5 `( U% \
9 J8 u. ^' X) y+ i) Y; v

3 R) K6 k- c# p. V! L2 G5 \5 O& ^7 F- z7 B' F- g

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-5 01:59 , Processed in 0.125000 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表