找回密码
 注册
关于网站域名变更的通知
查看: 220|回复: 1
打印 上一主题 下一主题

SDRAM控制器设计之SDRAM的刷新 ------- FPGA

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-6-21 13:30 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
SDRAM是基于电容存储的,因此需要不断刷新来保证数据不会丢失。 此文总结SDRAM的刷新模块。
) L/ r0 T; G) M% x
  d6 s% J# a+ B

% L6 ~% F$ |( L9 {0 f: b数据手册分析(及时序分析)! M% f4 d6 A% @5 k

; l3 v* H+ ]% A5 t
) }& P" h- W  z4 Q8 l0 _  `! K

3 l3 C* N. a: ?3 B! \( `! j6 [: m" t( q# ?/ g

0 @9 N3 |: r$ z( R6 f这是刷新模块的时序图。
7 i! A9 v  P! O' R  N' @) {* {8 i! }. M- _! Y5 I, N9 [6 D
" u  w4 S" J; m. U) e6 b- h5 X

+ E( r8 N  m, n) ]

1 Q' N! F' @! _6 J6 ]
游客,如果您要查看本帖隐藏内容请回复
' u0 u1 a6 S0 e* N( w0 U6 i

& c* L1 V. f: Z! u6 b
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-5 01:12 , Processed in 0.125000 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表