一种投票式并行RANSAC算法及其FPGA实现

Taio

一种投票式并行RANSAC算法及其FPGA实现

. G8 i6 a& ^* f; t# t+ m9 C
( g; m/ S, N# A6 }: g: d, S3 A5 y该文提出一种电路特性驱动的半监督建模方法来探索FPGA架构设计空间。通过加入电路特性作为输入来构建一个通用的FPGA性能模型，该方法能够精确预测指定电路在特定FPGA架构上实现的性能。

游客，如果您要查看本帖隐藏内容请回复

cxhhqz

看看